为满足航天飞行器地面仿真设备使用的需求，设计了一种基于可编程逻辑门阵列(FPGA)的1553B总线通信终端知识产权(IP)核。在保证总线系统可靠性的前提下，采用自顶向下的设计方法与“双进程”编码方式，利用超高速硬件描述语言(VHDL)生成目标代码，使用ModelSim软件进行仿真，最后在实际设备中验证并应用。该IP核可配置在总线控制器、远程终端或总线监控器3种不同的工作模式下运行，易于集成入片上系统(SoC)，对进一步应用1553B总线提供了更多的选择。
